مقاله استفاده از کنترل کننده‌های پارامتری برای دست یابی به درجات آزادی مناسب در طراحی کنترل کننده ها

اختصاصی از یارا فایل مقاله استفاده از کنترل کننده‌های پارامتری برای دست یابی به درجات آزادی مناسب در طراحی کنترل کننده ها دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : WORD (قابل ویرایش)

تعداد صفحات:96

فهرست مطالب:

(1-1) مقدمه 1

(2-1) تخصیص مقادیر ویژه مقاوم: 4

(1-2-1) مسأله پس خورد حالت مقاوم: 4

(2-2-1) بیان مسأله: 5

(3-2-1) بیان مسأله تخصیص مقادیر ویژه مقاوم 9

(4-2-1) بیان مسأله تخصیص ساختارهای ویژه مقاوم 10

(4-4-2-1) قضیه: 13

(5-2-1) ویژگی های یک سیستم حلقه بسته مقاوم 13

(1-5-2-1) قضیه: 14

(1-5-2-1) قضیه: 15

(2-5-2-1) قضیه: 16

(6-2-1) مقاومت بهینه 18

(1-6-2-1) قضیه: 19

(7-2-1) معیارهای مقاومت 20

(1-3-1) مراحل پایه ای 25

(2-3-1) الگوریتم های عددی طراحی کنترل کننده های مقاوم 27

(1-2-3-1) الگوریتم اول: 27

(2-2-3-1) الگوریتم دوم 28

(3-3-1) مثالها و کاربرد 30

(1-2) مقدمه 33

(2-2) منطق فازی و مجموعه های فازی 38

(1-2-2) تعریف: 38

(12-2-2) منطق فازی و استدلال تقریبی 44

(13-2-2) موتور استنتاج فازی 48

(15-2-2) فازی سازها 49

(16-2-2) غیرفازی سازها 50

(17-2-2) نتیجه گیری: 51

(3-2) طراحی کنترل کننده های فازی (F. C. D) 51

(1-3-2) مدلهای طراحی کنترل کننده های فازی 51

(4-2) شبکه های عصبی مصنوعیANN 54

(1-4-2) قاعده آموزش پرسپترون 57

(2-4-2) قاعده آموزش پس انتشار خطا 58

(3-4-2) قاعده آموزش ترکیبی: 61

(1-5-2) شبیه سازی یک سیستم فازی به یک تقریب کننده عمومی 63

(1-6-2) مسأله: 66

نتیجه گیری: 67

(1-3) مقدمه 69

بررسی نتایج حاصله و اینکه K فوق دارای مقادیر ویژه 82

مرحله (A 83

مرحله (D 83

(2-4-3) الگوریتم طراحی کنترل کننده مقاوم با پویش فازی- عصبی- ژنتیکی 85

(1-1) مقدمه
طراحی کنترل کننده های مقاوم، یکی از اساسی ترین مسائل در طراحی سیستم های کنترل است. یکی از علایق طراحان سیستم های کنترل این است که کنترل کننده به نوعی طراحی شود که دارای حداقل حساسیت یا به عبارت دیگر بیشترین مقاومت در برابر اختلالات وارده بر سیستم باشد. در این راستا یکی از روش ها استفاده از کنترل کننده‌های پارامتری، به منظور دست یابی به درجات آزادی مناسب در طراحی کنترل کننده ها است. آنگاه این پارامترها به روش های متنوعی به گونه ای محاسبه و جایگزین می شوند که مقاومت مورد انتظار البته با حفظ پایداری سیستم میسر گردد.
در این راستا تلاش های زیادی توسط دانشمندان و مهندسان کنترل انجام شده است، که از آن جمله می توان به افرادی مانند، ماین و مردوخ  در سال1970، ماکی و وندویچ  در سال1974، بارنت  در سال1975، گورشیانکار و رامر  در سال1976، مونرو  در سال
1976، ونهام  در سال1979، فلام  در سال1980، وارگا  1981، فاهمی و اوریلی در  سال1982، کاوتسکی و نیکلوس  در1983،1984 و آمین و الابدال  در سال1988، کرباسی و بل  در1993 اشاره کرد.
در این فصل دو الگوریتم برای محاسبه پاسخ مقاوم در مسأله کنترل کننده های پس خورد حالت خطی چند متغیره ارائه می دهیم در همه حالات ماتریس پس خورد با تخصیص بردارهای ویژه متناظر با مقادیر ویژه مورد نیاز به گونه ای محاسبه می گردد که ماتریس بردارهای ویژه نامنفرد، خوش وضع باشند در این روش طیف مقادیر ویژه به گونه ای تخصیص داده می شود که اولاً سیستم کنترل پذیر باشد ثانیاً حساسیت این مقادیر که متناظر حساسیت کنترل کننده است، حداقل باشد. لذا در بخش بعدی مسأله تخصیص مقادیر ویژه به صورت مفصل تعریف می شود. این فصل دارای دو بخش است که در بخش اول یعنی بخش (2-1) مسأله تخصیص مقادیر ویژه مقاوم برای سیستم های حلقه بسته مطرح می شود در طی فصل با تعریف مقاومت بهینه و بیان معیارهای مقاومت آمادگی لازم را برای ورود به بحث بخش بعدی یعنی بخش (3-1) را مهیا می کند.
در بخش (3-1) کنترل کننده های مقاوم با استفاده از دو الگوریتم پیشنهادی در تخصیص مقاوم مقادیر ویژه طراحی می گردند که در یکی از الگوریتم ها یعنی الگوریتم دوم لازم است که یک مسأله کمترین مربعات خطی حل شود که در این راستا الگوریتم ژنتیک، GA ، یکی از ابزارهای کمک کننده است. و در نهایت با بیان دو مثال کاربردهای این بخش را نمایش می دهیم.


(2-1) تخصیص مقادیر ویژه مقاوم :
(1-2-1) مسأله پس خورد حالت مقاوم:
سیستم چند متغیر خطی ناوردای زمانی زیر را در نظر بگیرید.
(1)    

به طوری کهu,x بردارهایm,n بعدی هستند و B,A به ترتیب ماتریس های حقیقی هستند بدون کاستن از کلیت مسأله فرض کنید ماتریسB یک ماتریس رتبه کامل باشد. رفتار سیستم (1) با استفاده از مقادیر ویژه سیستمA مدیریت می گردد. اما قاعدتاً هدف آن است که این مقادیر ویژه به گونه ای تخصیص داده شوند که سیستم پایدار باشد در این راستا از یک کنترل کننده مانندk به گونه ای استفاده می‌کنند که،
(2)    u=Kx
به ماتریسk ماتریس پس خورد حالت یا ماتریس بهره گویند حال با ترکیب روابط (1) و (2) داریم.
(3)    

به ماتریسA+BK ماتریس حلقه بسته سیستم (1)و(2) گویند. لذا مسأله تخصیص مقادیر ویژه پس خورد حالت را به صورت زیر بیان می کنیم.

(2-2-1) بیان مسأله:
ماتریس های حقیقیB,A که به ترتیب هستند و یک مجموعه ازn مقدار حقیقی  را در نظر بگیرید ماتریس حقیقیn*K,m را چنان بیابید به طوری که مقادیر ویژهA+BK همان اعداد مجموعهL باشند.
تعریف (1-2-1): سیستم بیان شده توسط معادلات (1)و (2) را کاملاً کنترل پذیر  گویند اگر و فقط اگر ماتریس
(4)    

رتبه کامل باشد به عبارت دیگر
(5)    rank (Q)=n
به عبارت دیگر یک جوابK برای مسأله (2-2-1) وجود دارد اگر و فقط اگر برای هر مجموعه دلخواه L از اعداد مختلط خود مکمل داشته باشیم.
(6)    
در واقع اگر(A,B)  کنترل پذیر نباشد یعنی  موجود باشد به طوری که  و همچنینSTB=o آنگاه  برای هر مقدارK  برقراراست. به عبارت  یک مقدار ویژه A+BK به ازای هر Kاست لذا مدیریت  در کنترل طراح نیست و به مقدار ویژه   یک مقدار ویژه کنترل ناپذیر گویند.
هدف اصلی ما ارائه روشی برای تخصیص این مقادیر ویژه است به طوری که حداکثر مقاومت یا به عبارت دیگر حداقل حساسیت  را داشته باشد که در این صورت گویند سیستم حلقه بسته مقاوم است و ماتریس پس خورد حالت مربوط به این طیف را ماتریس کنترل کننده مقاوم می نامند.
فرض کنید  برایj=1,2,3,...,n  به ترتیب بردارهای ویژه و بردارهای ویژه معکوس ماتریس حلقه بسته  متناظر با مقدار ویژهxj از طیفL باشند. به عبارت دیگر،
(7)    

اگر  یک ماتریس غیر ناقص  باشد یعنیn بردار ویژه مستقل خطی داشته باشد آنگاه  قطری شدنی است. می توان نشان داد که حساسیت مقدار ویژه در مقابل اختلالات وارده به مؤلفه هایK,B,A  وابسته به قدر مطلق مولفهj ام بردار عدد شرطیC  یعنیCj است. به طوری که:
(8)    

برای مقادیر ویژه حقیقی حساسیتSj دقیقاً کسینوس زاویه میان بردارهای ویژه و بردارهای ویژه معکوس متناظر  است. به طور دقیق تر اگر یک اختلال با مرتبه ( )O در مؤلفه های ماتریس  ایجاد شود آنگاه متناظر آن اختلال ایجاد شده در مقدار ویژه  از مرتبه   خواهد بود.
اگر  ناقص باشد آنگاه خطا حداقل برابر  است و لذا اصولاً سیستم های ناقص از مقاومت کمتری نسبت به سیستم های غیر ناقص برخوردارند .
یک کران بالا برای حساسیت مقادیر ویژه توسط رابطه زیر داده شده است.
(9)    

دانلود پایان نامه استفاده از کنترل کننده‌های پارامتری برای دست یابی به درجات آزادی مناسب در طراحی کنترل کننده ها

اختصاصی از یارا فایل دانلود پایان نامه استفاده از کنترل کننده‌های پارامتری برای دست یابی به درجات آزادی مناسب در طراحی کنترل کننده ها دانلود با لینک مستقیم و پرسرعت .

(2-1) تخصیص مقادیر ویژه مقاوم[1]:

(1-2-1) مسأله پس خورد حالت مقاوم:

سیستم چند متغیر خطی ناوردای زمانی زیر را در نظر بگیرید.

  

به طوری کهu,x بردارهایm,n بعدی هستند و B,A به ترتیب ماتریس های حقیقیهستند بدون کاستن از کلیت مسأله فرض کنید ماتریسB یک ماتریس رتبه کامل باشد. رفتار سیستم (1) با استفاده از مقادیر ویژه سیستمA مدیریت می گردد. اما قاعدتاً هدف آن است که این مقادیر ویژه به گونه ای تخصیص داده شوند که سیستم پایدار باشد در این راستا از یک کنترل کننده مانندk به گونه ای استفاده می‌کنند که،

(2)

u=Kx

به ماتریسk ماتریس پس خورد حالت یا ماتریس بهره گویند حال با ترکیب روابط (1) و (2) داریم.

  

به ماتریسA+BK ماتریس حلقه بسته سیستم (1)و(2) گویند. لذا مسأله تخصیص مقادیر ویژه پس خورد حالت را به صورت زیر بیان می کنیم.

(2-2-1) بیان مسأله:

ماتریس های حقیقیB,A که به ترتیبهستند و یک مجموعه ازn مقدار حقیقی را در نظر بگیرید ماتریس حقیقیn*K,m را چنان بیابید به طوری که مقادیر ویژهA+BK همان اعداد مجموعهL باشند.

تعریف (1-2-1): سیستم بیان شده توسط معادلات (1)و (2) را کاملاً کنترل پذیر[2] گویند اگر و فقط اگر ماتریس

  

رتبه کامل باشد به عبارت دیگر

(5)

rank (Q)=n

به عبارت دیگر یک جوابK برای مسأله (2-2-1) وجود دارد اگر و فقط اگر برای هر مجموعه دلخواه L از اعداد مختلط خود مکمل داشته باشیم.

(6)

 

در واقع اگر(A,B) کنترل پذیر نباشد یعنی موجود باشد به طوری که و همچنینSTB=o آنگاه برای هر مقدارK برقراراست. به عبارت یک مقدار ویژه A+BK به ازای هر Kاست لذا مدیریت در کنترل طراح نیست و به مقدار ویژه یک مقدار ویژه کنترل ناپذیر گویند.

هدف اصلی ما ارائه روشی برای تخصیص این مقادیر ویژه است به طوری که حداکثر مقاومت یا به عبارت دیگر حداقل حساسیت را داشته باشد که در این صورت گویند سیستم حلقه بسته مقاوم است و ماتریس پس خورد حالت مربوط به این طیف را ماتریس کنترل کننده مقاوم می نامند.

فرض کنید برایj=1,2,3,...,n به ترتیب بردارهای ویژه و بردارهای ویژه معکوس ماتریس حلقه بسته متناظر با مقدار ویژهxj از طیفL باشند. به عبارت دیگر،

  

اگر یک ماتریس غیر ناقص[3] باشد یعنیn بردار ویژه مستقل خطی داشته باشد آنگاه قطری شدنی است. می توان نشان داد که حساسیت مقدار ویژهدر مقابل اختلالات وارده به مؤلفه هایK,B,A وابسته به قدر مطلق مولفهj ام بردار عدد شرطیC یعنیCj است. به طوری که:

  

برای مقادیر ویژه حقیقیحساسیتSj دقیقاً کسینوس زاویه میان بردارهای ویژه و بردارهای ویژه معکوس متناظر است. به طور دقیق تر اگر یک اختلال با مرتبه ()O در مؤلفه های ماتریس ایجاد شود آنگاه متناظر آن اختلال ایجاد شده در مقدار ویژه از مرتبه خواهد بود.

اگر ناقص باشد آنگاه خطا حداقل برابر است و لذا اصولاً سیستم های ناقص از مقاومت کمتری نسبت به سیستم های غیر ناقص برخوردارند[4].

(1-1) مقدمه 1

(2-1) تخصیص مقادیر ویژه مقاوم: 4

(1-2-1) مسأله پس خورد حالت مقاوم: 4

(2-2-1) بیان مسأله: 5

(3-2-1) بیان مسأله تخصیص مقادیر ویژه مقاوم 9

(4-2-1) بیان مسأله تخصیص ساختارهای ویژه مقاوم 10

(4-4-2-1) قضیه: 13

(5-2-1) ویژگی های یک سیستم حلقه بسته مقاوم 13

(1-5-2-1) قضیه: 14

(1-5-2-1) قضیه: 15

(2-5-2-1) قضیه: 16

(6-2-1) مقاومت بهینه 18

(1-6-2-1) قضیه: 19

(7-2-1) معیارهای مقاومت 20

(1-3-1) مراحل پایه ای 25

(2-3-1) الگوریتم های عددی طراحی کنترل کننده های مقاوم 27

(1-2-3-1) الگوریتم اول: 27

(2-2-3-1) الگوریتم دوم 28

(3-3-1) مثالها و کاربرد 30

(1-2) مقدمه 33

(2-2) منطق فازی و مجموعه های فازی 38

(1-2-2) تعریف: 38

(12-2-2) منطق فازی و استدلال تقریبی 44

(13-2-2) موتور استنتاج فازی 48

(15-2-2) فازی سازها 49

(16-2-2) غیرفازی سازها 50

(17-2-2) نتیجه گیری: 51

(3-2) طراحی کنترل کننده های فازی (F. C. D) 51

(1-3-2) مدلهای طراحی کنترل کننده های فازی 51

(4-2) شبکه های عصبی مصنوعیANN 54

(1-4-2) قاعده آموزش پرسپترون 57

(2-4-2) قاعده آموزش پس انتشار خطا 58

(3-4-2) قاعده آموزش ترکیبی: 61

(1-5-2) شبیه سازی یک سیستم فازی به یک تقریب کننده عمومی 63

(1-6-2) مسأله: 66

نتیجه گیری: 67

(1-3) مقدمه 69

بررسی نتایج حاصله و اینکه K فوق دارای مقادیر ویژه 82

مرحله (A 83

مرحله (D 83

(2-4-3) الگوریتم طراحی کنترل کننده مقاوم با پویش فازی- عصبی- ژنتیکی 85

تحقیق میزان‌سازی تنظیم کننده‌های ولتاژ ژنراتورهای سنکرون با به کارگیری مدل ژنراتور درون خطی (on-line generator)

اختصاصی از یارا فایل تحقیق میزان‌سازی تنظیم کننده‌های ولتاژ ژنراتورهای سنکرون با به کارگیری مدل ژنراتور درون خطی (on-line generator) دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : word(قابل ویرایش)

تعداد صفحات:14

فهرست مطالب:

چکیده
1. مقدمه
2. ژنراتور، AVR و مدل های سیستم
3. میزان سازی AVR ها با به کار بردن مدل درون خطی
4. نتیجه گیری

چکیده :
تنظیم، رگولاتورهای ولتاژ اتوماتیک برای کنترل ولتاژ ژنراتورهای یک سیستم قدرت در بسیاری وضعیت ها برای حالت مدار باز یک ژنراتور سنکرون انجام شده است. معادلات اساسی ماشین های الکتریکی و همچنین اندازه گیری های دقیق نشان داده است که AVR ها در حالتی که به شبکه متصل هستند و تحت بار نامی کار می کنند بکلی رفتار متفاوتی نسبت به حالتی که مدار باز هستند از خود نشان می دهند. این مقاله  روشی را برای تنظیم یک AVR تحت بار نامی ارائه کرده و سپس مقایسة حالت گذرا را در ولتاژ ترمینال در حالت متصل به شبکه و open-circuit می پردازد.
موضوع مورد مطالعه نصب یک ژنراتور در calgorcg ، Canada بود و در آن مشاهده کردیم که هنگامی که یک AVR را در حالتی که به شبکه متصل است تنظیم می کنیم بهبودی  بیشتری در میرایی حالت گذرا حاصل می شود. همچنین در این حالت در انتقال توان نیزف میرایی بیشتری در در حالت گذرا حاصل می شود.

1. مقدمه
در بسیاری از مواقع، رگولاتورهای ولتاژ در نیروگاه ها برای ایجاد میرایی قابل توجه برای شرایط گذرا در حالت مدار باز نصب می شوند، در بسیاری از مواقع، در این رویه میزان سازی لازم است که ابتدا هم خود AVR و هم ژنراتور سنکرون را بر روی یک کامپیوتر آنالوگ و یا دیجیتال مدل کنیم (همانند شکل 1) تنظیمات مربوط به AVRها معمولاً در نیروگاه و در حین تصدی فازهای ژنراتور و کنترل کننده ها، انجام می گیرد.
                                    
شکل 1) بلاک دیاگرام مربوط به مدل مدار باز یک ژنراتور به منظور تنظیم AVR ها
با کمی تلاش می توان ای ن روش تنظیم سازی در شرایط مدار باز را به گونه ای به کار بریم که بتوانیم با کمک آن AVR ها را تحت بار نیز تنظیم کنیم. اگر AVR های مدار باز تأثیر منفی بر روی عملکرد سیستم هنگام فعالیت در حالت مدار بسته نداشته باشد نیازی به اعمال تغییر بر روی تنظیمات AVR نداریم اما اگر نوسانات سیستم همچنان تداوم داشته باشد، هنگامی که بار ژنراتور در حال کاهش است و یا هنگامی که یک خط اتصال و یا یکی از بارها غالب هستند. آنگاه این به منزلة تنظیم نبودن AVR می باشد در چنین شرایطی معمولاً بواسطه چندین فیدبک حول ژنراتور سعی در پایدارسازی سیستم می‌کنند. این فیدبک ها که مشتمل بر پایدارسازی های قدرتی هستند در سال‌های اخیر عنوان بسیاری از مقالات در این زمینه بوده که از بین آنها نتایج بسیاری قدرتی هستند در سالهای اخیر عنوان بسیاری از مقالات در این زمینه بوده که از بین آنها نتایج بسیار مثبتی نیز اخذ شده که بکارگیری آن نتایج در هنگام نوسانات سیستم و یا مواقعی که  مسأله تداخل مشکلاتی را در سیستم قدرت ایجاد نموده بسیار سودمند بوده است.

دانلود تحقیق جمع کننده‌های SET

اختصاصی از یارا فایل دانلود تحقیق جمع کننده‌های SET دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : word(قابل ویرایش)

تعداد صفحات:38

چکیده:

در این قسمت چند جمع کننده SET ارائه می‌گردد و این جمع کننده‌ها از نظر فاکتورهایی چون تاخیر و توان مصرفی با یکدیگر مقایسه خواهند شد. در نهایت یک جمع کننده دیگر که با استفاده از SET خازنی طراحی شده نیز ارائه خواهد شد.
تکنولوژی SET را می‌توان با استفاده از در مزیت بارز آن یعنی خاصیت فشرده‌سازی فوق‌العاده زیاد آن و توان مصرفی بسیار کم از دیگر تکنولوژی‌ها متمایز کرد. یکی از مواردی که در مطالعات مربوط به SET مورد توجه می‌باشد طراحی جمع‌کننده‌های SET می‌باشد که در نهایت طراحی‌های متفاوتی برای جمع کننده‌ها پیشنهاد می‌شود. این تفاوتها از نظر چگونگی عملکرد تعداد عناصر پایه می‌باشند.
در سال Iwamura, 1996 یک جمع کننده SET را با استفاده از تابع اکثریت معرفی کرد. این تابع اکثریت براساس معکوس کننده SET که توسط Tucker پیشنهاد شده است عمل می‌کند. جمع‌کننده مذکور شامل سه گیت اکثریت دو معکوس کننده می‌باشد شکل (1-a) رقم نقلی C0 توسط یکی از گیتهای اکثریت و یکی از معکوس کننده‌ها تولید می‌شود. حاصل جمع S نیز از ترکیب بقیه گیتها حاصل می‌شود. گیت اکثریت شامل یک آرایه از خازنهای ورودی است و به دنبال آن یک معکوس کننده برای آستانه‌سازی.
بعداً این ساختار توسط oya با استفاده از SEB به جای معکوس کننده پیشنهاد شد که با سه سیگنال کنترلی Q1,Q2,Q3 عمل می‌کرد. هسته اصلی این طراحی شامل سه گیت اکثریت می‌باشد و چهار گیت دیگر به عنوان تاخیرکننده یا بازهای fan-out عمل می‌کنند. با استفاده از این طرح تعداد اتصالات Tonneling و تعداد خازنها کم خواهد شد. در شکل (1-b) یک گیت اکثریت سه ورودی بر مبنای SEB در اتصالی ساخته شده است.
برای استفاده از این ابزار به عنوان یک گیت اکثریت، Q یک پالس ساعت پله‌ای خواهد بود که در ابتدا یک ولتاژ تحریک (60mv) را اعمال خواهد کرد و بعد از آن یک ولتاژ نگهدارنده (40mv) را اعمال می‌کند. از یک ساعت سه فاز نیز برای کنترل جهت انتشار سیگنال استفاده می‌شود. در این طراحی تا قید رقم نقلی I/3 یک دوره ساعت و تاخیر حاصل جمع یک دوره ساعت خواهد بود.
طرح بعدی براساس منطق ترانزیستورهای گذار است (1-C). این سیستم شامل در زیر سیستم است که هر کدام شامل یک گیت XOR دو ورودی است که با SET ساخته شده است. SET زمانی روشن است که یکی از ورودیها high باشد و خاموش است اگر هر دو ورودی high یا low باشد. مدار سمت چپ پیاده‌سازی که (a+b).ci است و مدار سمت راست (a+b)’.ci است و نتیجه در نهایت a+b+c خواهد بود. در این مدار، تولید رقم نقلی پیچیده‌تر از دو مدار قبلی است.
طرح چهارم براساس گیتهای منطق آستانه می‌باشد که از اتصالات تک الکترونی استفاده می‌شود. این طرح توسط cotofana و vassiliadis در سال 2002 پیشنهاد شده است. طراحی مذکور شامل دو گیت منطق آستانه است که هرکدام یک بافر نیز دارند. حاصلجمع با استفاده از TLG با اوزان (1,1,1,-2) و رقم نقلی خروجی با استفاده از یک گیت اکثریت بدست خواهد آمد. مزیت اصلی این طرح امکان انتقال یک الکترون از طریق اتصال و توانایی پیاده‌سازی ارزان منفی می‌باشد. عیب اصلی آن نیز استفاده از بافر برای هر TLG به منظور جلوگیری از اثر دوطرفه می‌باشد.
یک طرح جدید دیگر تیز ارائه می‌شود که شباهت زیادی به maj-set دارد. این طرح سه گیت اکثریت و دو معکوس کننده را به دو TLG کاهش می‌دهد. پیاده‌سازی TLG شبیه به Maj است با این تفاوت که تعداد خازنها در TLG چهار عدد خواهد بود.
بعد از انجام شبیه‌سازی با پارامترهای مربوط به هرکدام جمع کننده‌ها و در دمای T=0K و سیگنالهای Ci=0، b=1 و a بین (1,0) که این سویچینگ هر 10ns اتفاق می‌افتند، نتایج به ترتیب زیر بدست آمده است.
شکل خروجی S برای همه جمع‌کننده‌ها در زیر نشان داده شده است، با مطالعه این نمودارها دو نکته قابل تشخیص است.
1ـ خروجی Maj-SEB نامنظم است و به صورت دو پله‌ای خواهد بود که به دلیل دوپله‌ای بودن سایت است که برای کنترل FA استفاده می‌شود.
2ـ خروجی PTL-FA نسبت به ورودی آن دارای swing کوچکی خواهد بود، به عبارت دیگر swing خروجی 15mv است در حالی که swing ورودی 25mv خواهد بود.
تا کنون راهکارهای متفاوتی برای کوچکتر کردن مقیاس MOSFETها ارائه شده است. از طرفی روشهای ساخت گوناگونی برای CMOS نیز ارائه شده است تا بتوان مقیاس ساخت را به حدود نانومتر نزدیک کرد که تا اندازه 10nm گزارش شده است. اما مشکلات گوناگونی برای این عمل وجود دارد از جمله 1ـ محدودیتهای الکترواستاتیک 2ـ تونلینگ سورس به درین 3ـ حرکت ناتلسا 4ـ جریان استاتیک. بنابراین این احتمال را باید مدنظر قرار داد که در آینده نزدیک خواص اصلی CMOSها را با ابزارهای جدید مثل ترانزیستورهای تک الکترونی به صورت مشترک به کار برد. امروزه ترانزیستورهای تک الکترون به دلیل خواص ویژه آنها که شامل اندازه آنها در مقیاس نانو، توان مصرفی بسیار پایین، رفتار منحصر بفرد نوسان ممنوعه کولب و سازگاری روشهای ساخت آن با CMOS، به شدت مورد توجه قرار گرفته‌اند. اما با توجه به همه مزایای نام برده شده بالا به نظر نمی‌رسد که در آینده نزدیک شاهد جایگزین شدن SET به جای CMOS باشیم البته دلایل این موضوع را می‌توان چنین بیان کرد: اثرات بار زمینه (اولیه)، جریان خروجی بسیار کم، جریان ؟؟؟ حرارتی بالا که به دلیل کم بودن انرژی باردار شدن خازن جزیره در تکنولوژی حاضر می‌باشد. آشکار است که CMOS و SET مکمل یکدیگرند. به عنوان مثال SETها توان مصرفی پایینی دارند و دارای خاصیت ویژه نوسان Columb Blockade می‌باشند، در حالی که CMOSها دارای سرعت بالا و بهره ولتاژ بالا می‌باشند که می‌توانند مشکلات SET را حل کنند. بنابراین اگرچه جایگزین کردن SET به جای CMOS در آینده نزدیک محتمل نیست اما با استفاده از بکار بردن خواص هر دو به صورت همزمان می‌توان کاربردهایی را به دست آورد که به تنهایی با CMOS بسیار دشوار است.
2ـ اتصالات درونی و منطق چند متواری:
نه تنها محدودیتهای پایه‌ای SNOSFET در مقیاس نانو پیشرفت آنرا تهدید می‌کند بلکه محدودیتهای اتصالات درونی و کوچکتر شدن آنها در مقیاس نانو نیز از مشکلات اساسی است. این کوچک شدن مقیاس اتصالات درونی برخلاف کوچک شدن ترانزیستورها باعث کاهش کارایی سیستم می‌شود. کوچک شدن این مقیاس تاحد نانو باعث بروز چالشهای جدی خواهد شد از جمله: مشکلات مقاومتی، فرایندهای پیچیده کنترل، قابلیت اطمینان یک راه برای حل این مشکل این است که اتصالات درونی را با مقیاس بزرگتر ایجاد کنیم. با این کار کارایی اتصالات درونی زیاد می‌شود اما چگالی سیم‌کشی بالا می‌رود. از طرفی با بزرگتر شدن chip تعداد ماژولهای محلی به نسبت L2 رشد می‌کنند که L طول لبه تراشه است و تعداد اتصالات درونی در یک شبکه متصل با نرخ L2! رشد می‌کند، با این استراتژی هزینه ساخت بالا خواهد رفت که خود موضوع مهمی است.
یک راه برای غلبه بر این مشکل استفاده از منطق چند مقداری است پس اتصالات درونی است. در منطق چند مقداری، سه مقداری یا چهار مقداری و.‌.. هر خط می‌تواند اطلاعات بیشتری را تأمین کند و بنابراین تعداد اتصالات درونی و Pinoots را می‌توان کاهش داد. به عنوان مثال در منطق چهار مقداری می‌توان تا 50% کاهش در اتصالات درونی را نسبت به حالت باینری ایجاد کرد.
مد نیست راهکار استفاده از منطق چند مقداری بستگی به ابزار مورد نیاز و مناسب برای عملکرد صحیح منطق چند مقداری دارد. پیاده‌سازی این منطق روی وینورهای سیکیکونی با استفاده از تکنولوژی CMOS دو حالت دارد: حالت ولتاژ و حالت جریان در حالت ولتاژ با مشکل ولتاژهای آستانه متفاوت روی یک و بند روبه‌رو هستیم و برای حالت جریان با مشکل معرف توان بالا و مشکلات آزمایش مدار روبه‌رو هستیم.