مطالعه ترانزیستورهای SOI MOSFET دو گیتی با اتصال شاتکی به عنوان سورس و درین
اختصاصی از یارا فایل مطالعه ترانزیستورهای SOI MOSFET دو گیتی با اتصال شاتکی به عنوان سورس و درین دانلود با لینک مستقیم و پرسرعت .
چکیده
نسل جدید ترانزیستورهای SOI MOSFET دو گیتی با سورس / درین آلاییده شده در مقایسه با افزاره SOI MOSFET تک گیتی مزایایی به ارمغان آورده است که از آن جمله می توان به کاهش آثار کانال کوتاه نظیر DIBL، کاهش جریان نشتی، افزایش هدایت انتقالی و افزایش نسبت Ion/Ioff اشاره نمود. با کاهش ضخامت بدنه جریان نشتی کاهش می یابد اما در عین حال مقاومت های پارازیتی سورس و درین افزایش و قابلیت حرکت حامل ها کاهش پیدا می کند.
ترانزیستور دو گیتی با سورس و درین فلزی به عنوان ساختاری که این مشکل را مرتفع می کند در این پروژه مورد مطالعه قرار گرفته است. این افزاره را می توان هم در حالت انباشتگی و هم در حالت وارونگی به کار گرفت. تونل زنی از سد شاتکی موجود در فصل مشترک سورس / درین با کانال، ساز و کار اصلی جریان در این افزاره است. کاهش ضخامت بدنه موجب بهبود عملکرد این افزاره می گردد. این افزاره دارای جریان حالت روشن کمتری نسبت به ساختار متناظر با سورس / درین آلاییده شده می باشد. با کاهش ارتفاع سد شاتکی در سورس و درین، جریان حالت روشن در این افزاره بهبود می یابد. جریان نشتی درین القا شده از گیت GIDL در این افزاره موجب افزایش جریان حالت خاموش و محدودیت عملکرد این افزاره در مقایسه با افزاره دو گیتی با سورس / درین آلاییده شده می گردد. جهت رفع این مشکل روشی تحت عنوان استفاده از سد شاتکی نامتقارن در سورس و درین پیشنهاد شده است به طوری که ارتفاع سد شاتکی در درین کوچکتر از ارتفاع سد شاتکی در طرف سورس می باشد. با استفاده از سد شاتکی نامتقارن و نیز کاهش ضخامت بدنه عملکرد این افزاره نسبت به افزاره متناظر با سورس / درین آلاییده شده بهبود می یابد.
مقدمه
با ساخت اولین ترانزیستور در سال 1947 میلادی، صنعت الکترونیک وارد مرحله جدیدی گردید. این فناوری در کمتر از 50 سال مرزهای میکرون را در نوردید و با عرضه تراشه ریزپردازنده Pentium4 توسط شرکت Intel با دقت ابعادی در حد دهم میکرون، عملاً عصر نانو الکترونیک آغاز گردید. کاهش ابعاد ترانزیستورها از چند جنبه قابل بررسی است:
افزایش سرعت یکی از مهمترین مزایای کاهش ابعاد ترانزیستورها می باشد. افزایش سرعت مدارهای مجتمع قابلیت انجام محاسبات پیچیده تر در زمان های کمتر را به وجود می آورد. ویژگی دیگری که در ساخت تراشه های مدار مجتمع مورد توجه است کاهش ولتاژ و توان الکتریکی مورد نیاز مدارهای مجتمع می باشد. امروزه کوچک بودن و قابل حمل بودن در بسیاری از سیستم های الکترونیکی مورد توجه است. تراشه های مدار مجتمع با سطح ولتاژ و جریان پایین کاربردهای وسیعی یافته اند. کاهش ابعاد ترانزیستورها موجب افزایش بازدهی و کاهش قیمت تمام شده افزاره های نیمه هادی گردیده است.
روند کاهش ابعاد ترانزیستورها در ابعاد نانو خود مشکلاتی را پدید آورده است. این مشکلات به آثار کانال کوتاه معروفند و معمولاً موجب ضعف عملکرد و افزایش توان تلفاتی در این افزاره ها می گردند. در این پروژه اصول و عملکرد یک ترانزیستور اثر میدانی دو گیتی با سورس و درین فلزی مورد مطالعه و شبیه سازی قرار گرفته است. براساس نتایج به دست آمده، به نظر می رسد این افزاره می تواند گزینه مناسبی برای کاربرد در ابعاد نانو محسوب گردد.
تعداد صفحه : 111
مدل سازی پدیده های مزوسکوپیک در ترانزیستورهای MOS مقیاس نانومتر
اختصاصی از یارا فایل مدل سازی پدیده های مزوسکوپیک در ترانزیستورهای MOS مقیاس نانومتر دانلود با لینک مستقیم و پرسرعت .
چکیده:
نوسانات تناوبی در مشخصه IV افزاره های MOSFET زیر 100 نانومتر در دماهای پایین توسط برخی پژوهشگران در آزمایش های تجربی مشاهده شده است. برای توجیه نوسانات تناوبی، نظریه های مختلفی بیان شده است. همه ی این نظریه ها انتقال کوانتمی حامل ها در کانال را مطرح می سازند. از مقایسه نتایج تجربی با نظریه های موجود، به این نتیجه می توان رسید که برای توجیه علمی وجود این نوسانات، نظریه سد کولونی و ترانزیستور تک الکترونی مناسب می باشد. ما هم بر اساس نظریه سد کولونی و ترانزیستور تک الکترونی یک مدل اسپایس را شبیه سازی نم ودیم. نتایج بدست آمده از این شبیه سازی، تایید می کند که نظریه سد کولونی و ترانزیستور تک الکترونی توجیه بسیار مناسبی برای وجود نوسانات تناوبی در افزاره های نانومتری می باشد . بعلاوه هر چه خازن کل جزیره (که اساس کار ترانزیستور تک الکترونی است ) کوچکتر باشد، این ترانزیستور می تواند در دماهای بالاتری کار کند که این امر منطبق بر نظریه سد کولونی و ترانزیستور تک الکترونی می باشد. از طرفی، شبیه سازی های انجام شده نشان می دهد که هر چه خازن جزیره کوچکتر شود، جریان خروجی هم کمتر می شود که این خود ممکن است باعث مشکلاتی در کاربردهای ترانزیستور تک الکترونی شود.
فصل اول
1- مقدمه
قابلیت صنعت نیمه هادی برای فراهم کردن محصولاتی با کاهش مداوم قیمت و در عین حال افزایش کارآیی آنها، علت اصلی موفقیت آن بوده است. این موفقیت نتیجه کاهش ابعاد و به دنبال آن افزایش تعداد افزاره ها در یک تراشه می باشد.
در ابعاد زیر 100 نانومتر پدیده های جدیدی که در ساختارهای بزرگتر وجود نداشتند، رفتار MOSFET ها را تحت تاثیر قرار می دهند. SIA پیش بینی می کند که حداقل ابعاد افزاره ها در سال 2012 در حدود 35nm و 108 ترانزیستور بر سانتیمتر مربع برای فناوری CMOS شود.
کاملاً مشخص است که رفتار این افزاره ها که مدارات آینده با آنها ساخته می شود، با رفتار افزاره های امروزی با ابعاد بزرگتر متفاوت است. در این بین مدل سازی و بررسی خصوصیات این افزاره ها می تواند به بسیاری از بحث ها ی موجود در ارتباط با کوچک سازی بیشتر افزاره ها، پاسخ دهد. یعنی اینکه اگر نتوانیم افزاره ها را مدل سازی کنیم، مسئله کوچک سازی به عنوان سدی پیش روی توسعه ی صنعت نیمه هادی باقی خواهد ماند. هدف اصلی این پایان نامه بررسی و مدل سازی پدیده های محتمل در مورد MOSFET های زیر 100 نانومتر می باشد.
مهمترین هدف مدل سازی بدست آوردن روش های ممکن برای بررسی های عددی مورد نیاز درباره خصوصیات و رفتار افزاره ها می باشد.
در فصل دو ابتدا مختصری در مورد نظریه کلی MOS توضیح داده خواهد شد. سپس در فصل سوم مسئله توضیح داده خواهد شد. سپس در فصل سوم مسئله ID(VG که از نتایج تجربی ساخت افزاره ها ی زیر 100 نانومتر توسط برخی از پژوهشگران بدست آمده است نشان داده خواهد شد. چیزی که مهم است اینست که در آزمایش های تجربی پدیده هایی دیده شد که در MOS های با مقیاس بالاتر دیده نشده بود. یعنی اینکه این پدیده ها را نمی توان با نظریه کلاسیک موجود در مورد MOS یعنی نظریه “نفوذ – رانش” توجیه کرد. به همین علت مجبور هستیم که نظریه های جدیدی را بررسی کنیم تا شاید بتوان نتایج تجربی را به آنها نسبت داد. فصل چهارم به این موضوع می پردازد. وجود این نوسانات به عنوان یک پدیده جدید، بسیار جالب توجه بود که انگیزه ی اصلی کار روی این پایان نامه می باشد.
قوی ترین نظریه در مورد نوسانات تناوبی مشاهده شده در مشخصه ID (VG افزاره ها ی زیر 100 نانومتر، نظریه سد کولونی و ترانزیستور تک الکترونی می باشد. سد کولونی برای اولین بار در دهه 1950 و 1960 مشاهده شد. در سال 1975 کولیک و شختر در مورد اثرات شارژ کنندگی سد کولونی توضیحاتی ارائه کردند و پلکان کولونی را در حالت تونل زنی یک الکترون از طریق یک جزیره کروی بین دو اتصال تونلی نامتقارن پیش بینی کردند. شکل نهایی نظریه ترانزیستور تک الکترونی (SEM) در سال 1985 توسط آورین و لیخاریو در مسکو ارائه شد. اولین شکل واقعیٍ این نظریه ها توسط فولتن و دولان در آزمایشگاه های بل در سال 1987 ساخته شد.
در فصل پنجم به طور مفصل با این نظریه آشنا خواهید شد و کاربرد های آنرا بیان می کنیم. در فصل شش یک ترانزیستور تک الکترونی (SET) را شبیه سازی می کنیم. در فصل هفتم آینده نانوالکترونیک را بررسی می کنیم.
موضوع اصلی این پایان نامه پدیده های مزو سکوپیک می باشد که مشخصات و خصوصیات سیستم هایی را معرفی می کند که ابعاد آنها بین مقیاس میکروسکوپی و ماکروسکوپی است. مزو یک کلمه یونانی به معنای وسط می باشد. در این سیستم ها انتقال الکترون یا بار گسسته الکترونها اهمیت دارد.
تعداد صفحه : 92
فهرست مطالب:
چکیده ................................................................................................................................................... 1
فصل اول : مقدمه
مقدمه ......................................................................................................................................... 3
MOSFETs : فصل دوم
2-1 اصول عملکرد ...................................................................................................................... 6
2-1-1 وارونگی .................................................................................................................... 9
2-1-2 مشخصه ولتاژ- جریان ............................................................................................... 11
به دما ............................................................. 15 MOSFET 2-2 وابستگی مشخصه الکتریکی
فصل سوم : نتایج تجربی .
17................................................................................................................ ID(VG) 3-1 مشخصه
3-2 اثر ولتاژ سورس .................................................................................................................. 22
3-3 اثر میدان مغناطیسی .............................................................................................................. 28
فصل چهارم : نظریه نوسانات تناوبی
4-1 رسانایی جهش ها و تونل زنی تشدید ................................................................................. 30
4-2 اختلال ضعیف بین سورس و درین ..................................................................................... 36
4-3 مدل انتقالی کوانتمی ......................................................................................................... 37
4-4 سد کولونی در تک نقطه .................................................................................................. 40
4-5 سد کولونی در نقاط موازی .............................................................. ................................ 49
51............................................................................. (SET) فصل پنجم : ترانزیستور تک الکترونی
5-1 الکترونیک تک ذره ای .................................................................................................... 52
5-2 ترانزیستور تک الکترونی ................................................................................................... 56
5-3 پلکان کولونی ................................................................................................................... 60
5-4 مزایا و مشکلات ترانزیستورهای تک الکترونی ................................................................... 62
فصل ششم : شبیه سازی یک ترانزیستور تک الکترونی
6-1 مقدمه ....................................................................................................................... 65
6-2 مدل ............................................................................................................................ 65
6-3 تحلیل مدل .................................................................................................................. 66
6-4 نتایج شبیه سازی .......................................................................................................... 67
فصل هفتم : نتیجه گیری و پیشنهادات ........................................................................................... 76
فصل هشتم : آینده و نانوالکترونیک ............................................................................................... 79
منابع و مراجع ................................................................................................................................... 82
ضمیمه
86..................................................................................................................... Spice Sourse
چکیده انگلیسی
دانلود پایان نامه مطالعه ترانزیستورهای SOL MOSFET دو گیتی با اتصال شاتکی بعنوان سورس و درین
اختصاصی از یارا فایل دانلود پایان نامه مطالعه ترانزیستورهای SOL MOSFET دو گیتی با اتصال شاتکی بعنوان سورس و درین دانلود با لینک مستقیم و پرسرعت .
مطالعه ترانزیستورهای SOL MOSFET دو گیتی با اتصال شاتکی بعنوان سورس و درین
لینک پرداخت و دانلود *پایین مطلب*
فرمت فایل:PDF
تعداد صفحه:111
چکیده:
نسل جدید ترانزیستورهای SOI MOSFET دو گیتی با سورس / درین آلاییده شده در مقایسه با افزاره SOI MOSFET تک گیتی مزایایی به ارمغان آورده است که از آن جمله می توان به کاهش آثار کانال کوتاه نظیر DIBL، کاهش جریان نشتی، افزایش هدایت انتقالی و افزایش نسبت Ion/Ioff اشاره نمود. با کاهش ضخامت بدنه جریان نشتی کاهش می یابد اما در عین حال مقاومت های پارازیتی سورس و درین افزایش و قابلیت حرکت حامل ها کاهش پیدا می کند.
ترانزیستور دو گیتی با سورس و درین فلزی به عنوان ساختاری که این مشکل را مرتفع می کند در این پروژه مورد مطالعه قرار گرفته است. این افزاره را می توان هم در حالت انباشتگی و هم در حالت وارونگی به کار گرفت. تونل زنی از سد شاتکی موجود در فصل مشترک سورس / درین با کانال، ساز و کار اصلی جریان در این افزاره است. کاهش ضخامت بدنه موجب بهبود عملکرد این افزاره می گردد. این افزاره دارای جریان حالت روشن کمتری نسبت به ساختار متناظر با سورس / درین آلاییده شده می باشد. با کاهش ارتفاع سد شاتکی در سورس و درین، جریان حالت روشن در این افزاره بهبود می یابد. جریان نشتی درین القا شده از گیت GIDL در این افزاره موجب افزایش جریان حالت خاموش و محدودیت عملکرد این افزاره در مقایسه با افزاره دو گیتی با سورس / درین آلاییده شده می گردد. جهت رفع این مشکل روشی تحت عنوان استفاده از سد شاتکی نامتقارن در سورس و درین پیشنهاد شده است به طوری که ارتفاع سد شاتکی در درین کوچکتر از ارتفاع سد شاتکی در طرف سورس می باشد. با استفاده از سد شاتکی نامتقارن و نیز کاهش ضخامت بدنه عملکرد این افزاره نسبت به افزاره متناظر با سورس / درین آلاییده شده بهبود می یابد.
با ساخت اولین ترانزیستور در سال 1947 میلادی، صنعت الکترونیک وارد مرحله جدیدی گردید. این فناوری در کمتر از 50 سال مرزهای میکرون را در نوردید و با عرضه تراشه ریزپردازنده Pentium4 توسط شرکت Intel با دقت ابعادی در حد دهم میکرون، عملاً عصر نانو الکترونیک آغاز گردید. کاهش ابعاد ترانزیستورها از چند جنبه قابل بررسی است:
افزایش سرعت یکی از مهمترین مزایای کاهش ابعاد ترانزیستورها می باشد. افزایش سرعت مدارهای مجتمع قابلیت انجام محاسبات پیچیده تر در زمان های کمتر را به وجود می آورد. ویژگی دیگری که در ساخت تراشه های مدار مجتمع مورد توجه است کاهش ولتاژ و توان الکتریکی مورد نیاز مدارهای مجتمع می باشد. امروزه کوچک بودن و قابل حمل بودن در بسیاری از سیستم های الکترونیکی مورد توجه است. تراشه های مدار مجتمع با سطح ولتاژ و جریان پایین کاربردهای وسیعی یافته اند. کاهش ابعاد ترانزیستورها موجب افزایش بازدهی و کاهش قیمت تمام شده افزاره های نیمه هادی گردیده است.
روند کاهش ابعاد ترانزیستورها در ابعاد نانو خود مشکلاتی را پدید آورده است. این مشکلات به آثار کانال کوتاه معروفند و معمولاً موجب ضعف عملکرد و افزایش توان تلفاتی در این افزاره ها می گردند. در این پروژه اصول و عملکرد یک ترانزیستور اثر میدانی دو گیتی با سورس و درین فلزی مورد مطالعه و شبیه سازی قرار گرفته است. براساس نتایج به دست آمده، به نظر می رسد این افزاره می تواند گزینه مناسبی برای کاربرد در ابعاد نانو محسوب گردد.
و...
پاور پوینت ساختار ترانزیستورهای دوقطبی یا پیوندی BJT
اختصاصی از یارا فایل پاور پوینت ساختار ترانزیستورهای دوقطبی یا پیوندی BJT دانلود با لینک مستقیم و پرسرعت .
دانلود پاور پوینت ساختار ترانزیستورهای دوقطبی یا پیوندی BJT با فرمت ppt و قابل ویرایش تعداد اسلاید 29
دانلود پاور پوینت آماده
این فایل بسیار کامل و جامع طراحی شده و جهت ارائه در سمینار و کنفرانس بسیار مناسب است و با قیمتی بسیار اندک در اختیار شما دانشجویان عزیز قرار می گیرد
شبیه سازی مدارهایی متشکل از ترانزیستورهای BJT و MOSFET با نرم افزار HSPICE
اختصاصی از یارا فایل شبیه سازی مدارهایی متشکل از ترانزیستورهای BJT و MOSFET با نرم افزار HSPICE دانلود با لینک مستقیم و پرسرعت .
شبیه سازی 7 مدار که در آن ترانزیستورهای BJT و MOS در آن استفاده شده با فایل .SP و تصویر نمودار خروجی
کلیه فایل های SP. چک شده است