دانلود مقاله شبیه سازی و پیاده سازی مدار سخت افزار پایه به کمک VHDL

اختصاصی از یارا فایل دانلود مقاله شبیه سازی و پیاده سازی مدار سخت افزار پایه به کمک VHDL دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : word(قابل ویرایش)

تعداد صفحات:37

فهرست مطالب:

چکیده

مقدمه

مروری بر VHDL

فصل اول :

مروری بر تحقیقات گذشته

1-1 تراشه های قابل برنامه ریزی

فصل دوم :

روش تحقیق و مواد

1-2 طراحی مدار voter هوشمند

2-2 کد نویسی با VHDL و شبیه سازی بوسیله برنامه model sim

2-2-1 توصیف عملیاتی

2-2-1-1 عملیات بخش switching

2-2-1-2 عملیات بخش master _ slave

2-2-1-3 عملیات بخش Comparement

2-2-1-4 عملیات بخش ed _ om

2-2-1-5 عملیات بخش error finder

2-2-1-6 عملیات بخش data_ selector

2-2-2 کد نویسی در VHDL

2-2-2-1 کدنویسی بسته basic _ utility

2-2-2-2 کد نویسی بخش switch – cell

2-2-2-3 کد نویسی بخش switching

2-2-2-4 کد نویسی بخش d – ff – 2 bit

2-2-2-5 کد نویسی بخش ms – d – ff – 2 bit

2-2-2-6 کد نویسی بخش ms – block

2-2-2-7 کد نویسی بخش m – s – block

2-2-2-8 کدنویسی بخش ed – om

2-2-2-9 کد نویسی بخش error – finder

2-2-2-10 کد نویسی بخش data – selector

2-2-3 کامپایل و شبیه سازی

2-3 استاندارد کردن قطعه کدها و آنالیز آنها توسط FPGA express

2-4 تولید طرح سطح گیت بوسیله FPGA express

2-5 استخراج فایل Net list بوسیله FPGA express

2-6 طریقه سنتز بوسیله Foundation 2.1

2-7 فاز اجرایی در برنامه foundation 2.1

2-8 پیکر بندی روی تراشه XC4005XL توسط Foundation 2.1

چکیده

شبیه سازی و پیاده سازی مدار سخت افزار پایه به کمک VHDL .

در این پروژه یک مدار سخت افزاری با 17 ورودی و 2 خروجی از نوع qit کد نویسی و شبیه سازی شده و برای پیکربندی روی چیپ های FPGA یا CPLD آماده شده است .

کد نویسی این مدار بوسیله زبان VHDL و شیه سازی آن بوسیله نرم افزار model sim صورت گرفته است . مراحل آنالیز و سنتز قطعه کد های VHDL توسط دو برنامه  foundation 2.1و FPGA express از شرکت xilinx انجام شده است .

در صفحات بعدی این مقاله هر قسمت از روال فوق را که عبارت اند از : کد نویسی اولیه و مشکلات کامپایل ، آنالیز قطعه کدهای غیر استاندارد ، استاندارد کردن قطعه کدها و سنتز آنها می باشد . بطور کامل توضیح داده ام . همچنین در پایان در قسمت اجرایی نحوه تولید فایل باینری نهایی جهت برنامه ریزی روی چیپ XC4005XLPC84 که یک FPGA از خانواده XC4000XL است را مشاهده می کنید .

امید دارم با مطالعه این مقاله به اطلاعات شما در این زمینه افزوده شود .

مقدمه

طی چند دهه اخیر ،مدارهای الکترونیکی پیشرفت قابل ملاحظه ای داشته اند . با پیچیده تر شدن هرچه بیشتر این مدارها ،نیاز به یافتن روشهایی است که سیستمها را بتوان با مجتمع سازی و جزئیات بیشتر طراحی و پیاده سازی نمود. قطعات قابل برنامه ریزی و FPGA ها ،آی سی هایی هستند که به تبع این پیشرفتها به بازار عرضه شده اند . هزینه ساخت کم و جزئیات زیاد این آی سی ها نسبت به حجم آنها،همچنین قابلیت برنامه ریزی شدن این قطعات بوسیله برنامه های نرم افزاری معمول و نرم افزارهای طراحی شماتیک باعث افزایش کاربرد این قطعات شده است . چنین پیش بینی می شود که با وجود این پیشرفت،آینده در تسخیر این قطعات قرار گیرد تا جائیکه بتوان بوسیله آنها تمامی یک سیستم پیچیده را به سادگی طراحی و اجرا نمود .

در این میان زبان توصیف سخت افزاری VHDL نقش مهمی را در طراحی و شبیه سازی مدارات سخت افزاری به عهده دارد . در این قسمت لازم می دانم تا توضیحی اجمالی از نحوه عملکرد و مزایای این زبان به شما ارائه کنم .

مروری بر VHDL

VHDLروش توسعه یافتهای از توصیف رفتار سیستمهای منطقی به وسیله روابط منطقی است . این زبان بسیاری از مشخصه های روابط منطقی و روابط حالت را در درون خود دارد .

زبان VHDL امروزه به عنوان استاندارد صنعتی MIL STD 454L معرفی شده است و تمامی طرحهای ASIC مربوط به دپارتمان دفاع ایالت متحده آمریکا باید طبق این زبان استاندارد نوشته شوند .

این زبان به عنوان قسمتی از پروژه VHSIC (مدارهای مجتمع با سرعت خیلی بالا ) ارائه شده است و به وسیله آن می توان ASICهای پیچیده را بدون مراجعه به تکنولوژی مشخصی ،تعریف و شبیه سازی نمود . زمانی که یک مدار به وسیله این زبان تعریف می گردد . می توان آنرا به هر پروسه منطقی و یا بر روی ماژولهای طراحی شده توسط هریک از تولیدکننده های ابزارهای منطقی انتقال داد .

(VHSIC HDL) VHDL یک سیستم منطقی را بصورت ساختار بالا باپائین توصیف می کند . برای بدست آوردن توصیفی از یک سیستم به صورت ساختار بالا به پایین ،سیستم را به صورت مجموعة ای از زیرسیستمها تقسیم می کنیم که بوسیله یک سری رابطه به هم متصل می گردند هریک از این زیرسیستمهای بالایی را می توان به توابع و زیرسیستمهای کوچکتر تقسیم کرد . این عمل همچنان ادامه می یابد تا به پائین ترین سطح از سیستم دست بیابیم که در این سطح هریک از سیستم ها را می توان بوسیله گیتها و ماژولهای آماده دیگر طراحی نمود .

به این ترتیب ، بدلیل آنکه هریک از طبقات این ساختار منطقی به صورت یکتا مشخص شدهاند ،هریک از آنها را میتوان به تنهایی شبیه سازی نمود و تابع منطقی اجرا شده بوسیله آنها را آزمایش کرده و خطاهای احتمالی را برطرف نمود . ابتدا صحت عملکرد پایین ترین طبقه این سیستم را آزمایش کرده و با ترکیب زیر سیستمهای پایین تر به زیرسیستمهای پیچیده تر می رسیم تا جائیکه به طرح سیستم موردنظر که در بالاترین طبقه این ساختار وجود دارد برسیم . پس از انجام این عمل ، به مرحله ترکیب می رسیم که در آن کل طرح را پیاده کرده وسپس برای بدست آوردن پارامترهای زمانی آن ،عمل شبیه سازی را انجام می دهیم .

این طرح سلسله مراتبی به طراح اجازه می دهد تا بدون مشخص کردن نوع تکنولوژی ابزارهای استفاده شونده و یا قسمت کردن طرح به ابزارهای مختلف ،بتواند سیستم را به طور کامل تعریف نماید . به این ترتیب ، می توان یک سیستم کامل را بدون مشخص کردن یک ابزار خاص تعریف و آزمایش کرد . ماژولها به صورت جداگانه طراحی می شوند و می توان از آنها در طرحهای آینده نیز استفاده نمود . به عبارت دیگر برای هر طرح کتابخانه ای از توابع وجود دارد که می توان آنها را برای استفاده آینده ذخیره کرد. در این پروژه نیز از توابع و جداول و کتابخانه های مجتمع تحت عنوان basic-utility استفاده شده است .

در زمان حاضر تعدادی از زبانهای توصیف کننده مدارات سخت افزاری مانندVerilog , TI – HDL ,TEGAS , CONLAN , CDL , AHDL    وجود دارند که در این میان زبانهای , AHDL,Verilog ABEL از کاربرد و اهمیت بیشتری برخوردارهستند . با تحقیقاتی که تاکنون انجام داده ام ، از نظر من           زبان VHDL قویترین و پر کاربردترین زبانهای توصیفگر سخت افزار است که امکانات زیادی را به کاربر می دهد تا مدار سخت افزاری مورد نظر خود را هر چه که پیچیده باشد بواسطه این زبان توصیف کرده و کد نویسی کند . البته کار با زبان VHDL برای کسانی که تازه پا به این عرصه گذاشته اند کمی دشوار است و ممکن است با خطاهای زیادی درطول کد نویسی و کامپایل روبرو شوند . لذا شناخت کامل و دقیق این زبان و مزایای آ‌ن نسبت به سایر روشهای توصیفی را ، دارای اهمیت زیادی می دانم . زیرا اگر ما در قسمت شبیه سازی و کد نویسی مدار سخت افزاری بوسیله VHDL دچار اشکال شویم یا مدار سخت افزاری را بصورت استاندارد کد نویسی نکنیم اگر چه که قطعه کد قابل کامپایل و شبیه سازی باشد ولی در قسمت آنالیز و سنتز قطعه کدها با مشکلات زیاد و غیرقابل حلی مواجه می شویم که در برخی اوقات ما رامجبورمی کنند تا طرح هود را دوباره به یک روش دیگری کد نویسی کنیم . همانطور که در عنوان پروژه ذکر شده ، کار اصلی اینجانب شبیه سازی و کدنویسی یک مدار سخت افزاری بوده که به مرحله سنتز و آماده برای پیکر بندی روی چیپ های FPGA یا CPLD رسیده است .

در ابتدا سعی شده تا مدار سخت افزاری نمونه که یک Voter   هوشمند است ( انتخابگر و تولید کننده خروجی از بین چند ورودی ) بوسیله زبان توصیف سخت افزاری VHDL کد نویسی شود .

این کار با در نظر گرفتن تمامی تاخیر های ممکن از اعمال ورودی تا فراهم شدن خروجی آن انجام گرفته است . سپس قطعه کدهای حاصل شده بوسیله برنامه کامپیوتری model sim شبیه سازی شده و با اعمال ورودی به برنامه خروجی آن تولید شده و خطاهای احتمالی مدار چه از نظر منطقی و چه از نظر مدت زمان تاخیر شناسایی شده و رفع گردیده است .

پس از اتمام کار شبیه سازی توسط برنامه کامپیوتری model sim و اطمینان از صحت عملکرد آن ، قطعه کدها را به صورت استاندارد و قابل سنتز برای پیکر بندی روی چیپ های FPGA یا CPLD تبدیل کرده ام .

کار آنالیز و سنتز قطعه کدها به کمک دو برنامه کامپیوتری ساخته شرکت xilinx با نامهای FPGA expresss و foundation 2.1 انجام گرفته است .

طرحهای سطح گیت مدار اصلی و اجزاء آن توسط نرم افزار FPGA express تولید شده که درصفحات این مقاله به چاپ رسیده است .

همچنین فایل باینری نهایی برای پیکر بندی روی چیپ ها توسط نرم افزار foundation 2.1 تولید شده که نمونه آن را نیز می توانید درپیوست ؟ مشاهده بفرمایید . کلیه عملیات و گزارشاتی که در طی این روال تولید شده را تا جای ممکن در صفحات اصلی این مقاله شرح داده ام .

دانلود مقاله شبیه سازی با دز مشخص شده در تیتانیوم

اختصاصی از یارا فایل دانلود مقاله شبیه سازی با دز مشخص شده در تیتانیوم دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : word(قابل ویرایش)

تعداد صفحات:17

فهرست مطالب:

گزیده
1-    مقدمه
2-    معادلات مرزی
3-    روش عددی مرز رده اول
4-    زبان برنامه نویسی تیتانیوم
5-    ساختار داده والگوریتم
6-    اجرای نرم افزار
7-    خلاصه و نتیجه‌گیر ی

شبیه سازی با دز مشخص شده در تیتانیوم

گزیده

روش مرز مشخص یک تکنیک برای مدل سازی مرزهای الاستیک در سیال ویسکوز غیر قابل فشردگی است . این روش در بسیاری از سیستم‌های مهندسی دریستی به کار رفته است شامل مدلهای موازنه بزرگ قلب و حلزون گوش ، این شبیه سازیها پتانسیل ارایه درک پایه ما از سیستم‌های زیستی را دارند که در توسعه درمانهای جراحی وابزار کمک می‌کنند . علیرغم شهرت این روش و تمایل به متعادل ساختن مشکلات برای کسب جزئیات سیستم‌های فیزیکی ، موازی سازی برای موازنه بالا ماشین حلقه را ارایه کردن که چالش برانگیز است . دلیل اصلی حیات و تعادل فشار است که در توزیع ساختار آن در فرایند رخ می‌دهد .

دراین مقوله ما الگوریتم موازی شده برای روش مرزی را توصیف می‌کنیم که برای موازنه بر اساس پردازنده‌های چند گانه الگوریتم موازی شده و SMP به کار می‌رود . این امر با استفاده از زبان تیتانیوم اجرا می‌شده یک روش محاسبه علمی با عملکرد بالا بر پایه جاوا . بسته نرم افزاری ما به نام IB ، مزیت عملکرد هدف محور تیتانیوم را دارد تا چارچوبی را برای شبیه سازی مرزهایی به کار می‌رود که روش مرزی را از عملکرد خاص جدا می‌سازد که ساختار مرزی و نیرو ما را تعیین کرده که برگرفته از آن ساختار است . نتایج ما موازنه طرح و امکانپذیر بودن محاسبات مرز موازنه بزرگ با بسته IB را نشان می‌دهد .

• مقدمه

روش مرز مشخص یک روش عددی کلی برای مدل سازی محاسباتی سیستم ‌ها شامل تعامل با ساختار سیال است . سیستم‌های کمپلکس که بافت الاستیک در سیال و سیکوز غرق می‌شود در مهندسی و زیست شناسی بروز می‌کند . روش مرز مشخص بوسیله پسکین و مک کوئین ارایه شد تا الگوهای جریان خون در قلب مورد مطالعه قرار گیرد . این به صورت خاص در بسیاری از مشکلات به کار رفته است نظیر تجمع پلاکت در طی لخته شدن خون ، تغییر شکل سلولهای خونی ( گلبولهای قرمز ) در جریان برش ، جریان در رگهای تنگ شده ( تصلب شرائین ) حرکت باکتری اسپرم و جریانی که در مدلهای سه بعدی و دو بعدی حلزون گوش در جریان هستند ، پمپ بدون کنترل و رشته انعطاف پذیر که در یک محیط کف آلود شناور است . برای مورد اخیر تحقیق در محاسبات مرز مشخص و کاربردهای دیگر به قسمت 16 مراجعه کنید .

شبیه سازی مرز مشخص سیستم کمپکس نظیر قلب ، حلزون گوش نیاز به منابع محاسباتی بسیار بزرگ دارد ؛ بررسی مدل قلب براساس Cray Tqo و حلزون گوش بر اساس Hp Saperdome در Caltech تهیه شد . بررسیهای عددی در سیستم اغلب مورد نیاز به ؟؟؟ محاسبه دارد . هم Superolome و هم Tqo Caray ماشینهای حافظه مشترک دارند ، از این دو موازی سازی که سریالی به کمک ابزار موجود به دست می آید .پیچیدگی اصلی سیستم شبیه سازی شده کاربرد شبکه‌های بهتر را ضروری می‌سازد که منجر به محاسبات عظیم‌تر می‌شوند که قالیت‌های سیستم‌های حافظه مشترک رابط می‌دهد . چنین شبکه‌های محاسباتی برای کاهش خطای عددی و هماهنگی جزئیات سیستم در مدل ضرورت دارند .برای مثال تفکیک پذیری بالاتر در مدل قلب می‌تواند به مادر درک اختلال حول دریچه ها کمک می‌کند . به طور مشابه ، در حلزون گوش ، زیر ساختار ارگان مخ کم اهمیت خاصی در فعالیت سیستم دارد .

قلب و حلزون گوش دو مثالی هستند که اثر حاضر را به جریان انداخته و سبب ارایه الگوریتم و بسته نرم افزاری IB برای محاسبات در تیتانیوم می‌شوند .

تیتانیوم یک زبان موازی با جاوا است که در بر کلی UC ارایه شد تا از عملکرد علمی محاسبه براساس پردازنده‌های چندگانه با موازنه بالا پشتیبانی کند نظیر ابر رایانه‌ها و بسته‌های توزیع حافظه با یک یا تعداد بیشتری پردازنده در هر گروه . سایر اهداف زبانی شامل ایمنی ، قابلیت حمل و حمایت از ساختارهای داده پیچیده است .

کاربرد حافظه توزیعی روش فوق بسیار چالش برانگیز است . تلاشهای قبلی شامل نسخه Spil=c است که موازنه ما براساس تفکر CM5 است . و نسخه اولیه تیتانیوم که براساس Cray T3E است . هر ماشین از ارتباط سبک حمایت می‌کنند . علیرغم نیاز ویژه هیچ کاربرد حافظه توزیعی در مدل مرزی به کار نمی رود . تعامل بین جریان و مرزها منبع اولیه مشکلات اجرا و برنامه نویسی است . درحالیکه ساختار مرزها به حوزه عملکرد بستگی دارد در حوزه جریان توزیع شده است . اگر داده مرز در پردازنده ما توزیع شده ، سیستم نتیجه گیری مقدار قابل توجهی ارتباط نامنظم دارد که برگرفته است نیروهای بین مرزها و تعامل جریان دارد . فضای جهانی تیتانیوم به برنامه‌نویسی کمک می‌کند اما اجرا هنوز می‌تواند شکل ساز باشد اگر تحت افزار به خوبی عمل نکند .

محاسبات فوق براساس فرمول لاگرانگی هستند که شبکه‌های محاسباتی مجزا برای جریان و مواد درون آن به دست می آیند . جریان یا شبکه سه بعدی مدل سازی می‌شود ، در حالیکه مواد به صورت مجموعه‌ای از فیبرهای الاستیک مدل سازی می‌شوند یا پوسته الاستیک ( شبکه دو بعدی ) این چار چوب برای هماهنگی مستقیم مدلهای پیچیده مرز مشخص می‌شوند . شبیه سازی در مجموعه مراحل زمانی صورت می‌‌گیرد که طی هر دوره ، نیروهای الاستیک روی شبکه‌های مواد محاسبه می‌شوند، سپس به شبکه جریان بسط می‌یابند . معادلات جریان با استفاده از سرعت حل می‌شوند که مرتبط با شبکه مواد است و در نهایت به روز رسانی موقعیت مرتبط با جریان به کارمی‌روند.

دانلود پروژه کارشناسی الکترونیک - نظریه تابع چگالی: شبیه سازی و نظریه

اختصاصی از یارا فایل دانلود پروژه کارشناسی الکترونیک - نظریه تابع چگالی: شبیه سازی و نظریه دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : PDF

تعداد صفحات:37

چکیده:
در این پروژه هدف در مرحله اول آموختن نظریه تابع چگالی و نظریه های مرتبط با آن در شبیه سازی های مولکولی است. در ادامه خواص ساختار T-Carbon به وسیله یکی از نرم افزارهایی که بر اساس نظریه تابع چگالی عمل می کند محاسبه شده است.

فهرست مطالب:
مقدمه
تئوریهای مورد نیاز برای به دست آوردن خواص مواد به روشهای کوانتومی
روش امواج تخت
روش حل معادلات شرودینگر در سیستم های چند الکترونی
تقریب بورن- اپنهایمر
نظریه تابع چگالی
تقریب سوپرسل
تقریب سودوپتانسیل
نمونه برداری از ناحیه بریلویین
محاسبه نیروی وارد بر هسته ها
شبیه سازی نرم افزاری
نرم افزار ABINIT
مشخص کردن تعداد اتم ها در یک سلول و نوع سلول
مشخص کردن مختصات اتمها
مشخص کردن نمونه های مناسب از ناحیه اول بریلویین
مشخص کردن انرژی قطع
به دست آوردن فاصله اتمی
مشخص کردن تابع سودوپتانسیل
نتایج شبیه سازی
نتایج حاصل از تنظیم ورودی خود کمینه کن
ساختار باند
نتایج مربوط به سری ورودیها
پیوست ۱: کدها و توضیح آنها
کد شبیه سازی ساختار به همراه کمینه کردن نیروها (کد اول)
کد شبیه سازی ساختار به همراه کمینه کردن انرژی (کد دوم)
کد به دست آوردن ساختار باند (کد چهارم)
کد به دست آوردن انرژی به ازای ثابت شبکه های مختلف (کد پنجم)
بررسی کد اول .
پیوست ۲: مقدار نیروها برای ساختاری که نیروها در کمینه شد
پیوست ۳: مقادیر مربوط به ساختار T-Carbon با ثابت شبکه گفته شده در مقاله
پیوست ۴: توضیح در مورد فایل
منابع

دانلود مقاله بررسی دامپرهای مگنتورئولوژیک برای شبیه سازی اکیب زمین لرزه

اختصاصی از یارا فایل دانلود مقاله بررسی دامپرهای مگنتورئولوژیک برای شبیه سازی اکیب زمین لرزه دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : word(قابل ویرایش)

تعداد صفحات:20

چکیده:

در بررسی های اخیر، کارایی وسایلMC برای تعدیل پاسخ زلزله أی از لحاظ تجربی و تحلیلی شده داده شده است. بررسی های قبلی بررسی کاربرد یک دامپر MR واحد برای کنترل یک ساختمان چند طبقه متمرکز گردید. یک الگوریتم کنترل بهینه شده توسط تراشه بر اساس بازخورد شتاب برای استفاده با دامپر MR توسعه یافت. بررسی های تحلیلی، این روش را به حالتی توسعه داد که در آن دامپرهای مختلفی بکار برده می شوند. کانون این بررسی، تایید تجربی و آزمایش این نتیجه با استفاده از دستگاههای MR مختلف برای کنترل یک ساختمان است. آزمایشات در لابراتوار مهندسی زلزله و کنترل ساختاری دانشگاه واشنگتن، انجام می شوند. نتایج آزمایشی نشان می دهند که دامپرهای MR مختلف می توانند بطور موثر برای کاهش پاسخ های یک سازه بکار بروند.

1ـ مقدمه:

دامپرهای MR وسایل نیم ـ فعالی هستند که ترکیب خوبی از ویژگی های

مطلوب را ارائه می کنند و کاربرد مهندسی ساختمان جالبی دارند. آنها به حداقل نیرو احتیاج دارند و می‌توانند به سرعت به تغییرات در ورودی کنترل پاسخ دهند و نسبتاً ارزان هستند و کاملاً قابل اطمینان می باشند. زیرا قطعات متحرک کمی دارند. بعلاوه، بررسی های اخیر بر روی یک دامپر 20 تنی MR در دانشگاه نوتردام نشان داده اند که این دستگاه ها نیروهای با بزرگی لازم را برای کاربردهای کنترل ساختاری در مقیاس کامل، فراهم می نمایند. ولی. چون این دستگاهها غیر خطی هستند، یکی از چالش ها در کاربرد این فن آوری به توسعة الگوریتم های کنترل مناسب مربوط می شود. بررسی های تحلیلی نشان داده اند که عملکرد سیستم های کنترل بر اساس دامپرهای MR وابسته به انتخاب الگوریتم بکار رفته است. در یک بررسی اخیر، یک دامپر MR واحد بکار رفته همراه با یک الگوریتم کنترل بهینه شده توسط تراشه در کاهش پاسخ های یک ساختمان چند طبقه، موثر بوده است.

بررسی های بعدی نشان داده اند که این الگوریتم برای کنترل دستگاههای نیم ـ فعال چند گانه در یک ساختمان، مفید بوده است. عملکرد سیستم کنترل نیم ـ فعال نشان دهندة سازگار بودن سیستم ها می باشد. در این بررسی، آزمایشات برای بررسی کاربرد دامپرهای MR چندگانه در یک ساختمان، انجام می شوند. آزمایشات در لابراتوار مهندسی زلزله و کنترل ساختاری دانشگاه واشنگتن انجام شده اند. چهار دامپر MR حالت ـ برش برای کنترل یک ساختمان شش طبقه در معرض شتاب جاذبة تک محوری، بکار برده می شوند. دستگاههای کنترل بین طبقة همکف و طبقه اول ساختمان و بین طبقات اول و دوم ساختمان ، قرار داده می شوند. نتایج نشان می دهند که دامپرهای MR می توانند برای کاهش پاسخ های زلزله أی یک ساختمان بکار برده شوند.

2ـ برپا کردن دستگاه آزمایش:بررسی های آزمایشی در لابراتوار مهندسی زلزله و کنترل ساختمان دانشگاه واشنگتن انجام شدند و از یک شبیه ساز زلزله استفاده گردید که قادر به اعمال حرکت تولید شده توسط یک زلزله به یک سیستم ساختمانی است.

شبیه ساز زلزله بر روی یک جرم بتن 45000 کیلوگرم(100000 lb) قرار دارد که از کف جدا شده است. شبیه ساز شامل یک میز لغزنده آلومینیمی با یاتاقان های غیر اصطکاکی است. میز لغزنده توسط سیستم هیدرولیک حرکت می کند که از یک فعال کننده هیدرولیک 80KN ، دو سیستم 162m ISTبا IS شیرهای سرووGPM ، یک مانیفلد جانبی S910 تشکیل شده است. شبیه ساز زلزله، دارای یک دامنه فرکانس عملیاتی 0-50Hz است و می تواند به سرعت های بیش از 75cm/sec (30cm/sec) برسد و قادر به اعمال شتاب های بزرگتر از g4 برای یک بار آزمایش900kg(1Ton) می باشد. دستگاههای MR بکار رفته در اینجا از نوع دستگاه های نسخة اصلی است که بطور طرح گونه در شکل 1 نشان داده می شود و از شرکت Lord برای بررسی و ارزیابی بدست آمده است. دستگاه شامل دو صفحه ورق است که موازی با یکدیگر قرار داده شده اند. ابعاد دامپر 4.45*1.9*2.5cm است. حوزة مغناطیسی توسط یک الکترو مغناطیس تولید می شود که شامل یک سیم پیچ است که در یک سر دستگاه بسته شده است. نیروها وقتی تولید می شوند که صفحات متحرک، با پوشش یک فوم اشباع شده با سیال MR ، بین دو صفحة موازی، حرکت نمایند. نیروی بکار رفته برای دستگاه توسط یک منبع تغذیه ولتاژ منظم اعمال می شود که یک مدولاتور پهنای پالس (pwm) را به حرکت در می آورد. pwm پالس های ولتاژ را برای دامپر MRبا فرکانس بزرگتر از 20KHz بکار می برد، و سیکل کار هر پالس وابسته به ولتاژ فرمان برای مدار است.

گزارش کارآموزی شبیه سازی عملکرد حافظه ها در vhdl و بررسی اثرات ناشی از تزریق تصادفی خطا در آنها

اختصاصی از یارا فایل گزارش کارآموزی شبیه سازی عملکرد حافظه ها در vhdl و بررسی اثرات ناشی از تزریق تصادفی خطا در آنها دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : docx(قابل ویرایش)

چکیده:

در سیستم های ماهواره ای همواره یکی از دغدغه های مهندسین، این است که از صحت اطلاعات دریافتی، به صورتی اطمینان داشته باشند. در همین راستا کد های تشخیص و تصحیح خطا ایجاد شده اند که دو نمونه از آن ها ارائه خواهند شد. پس از اطمینان از صحت اطلاعات دریافتی برنامه ی حافظه به صورت روندی که در ادامه توضیح داده خواهد شد شبیه سازی و اجرا می شود.
پس از شبیه سازی برنامه در نرم افزار Xilinx ISE باید به نوعی به آن خطا تزریق شود که این کار به کمک نرم افزار MATLAB انجام می پذیرد و برنامه ی تغییر یافته باز هم به شبیه ساز اعمال می شود تا نتیجه ی تغییر تصادفی ایجاد شده در برنامه مشاهده شود و اثر آن بررسی شود.


فهرست مطالب:

مقدمه ای بر زبان VHDL و تراشه های FPGA
کدهای تشخیص و تصحیح خطا
شرح عملکرد دیکودر
انتخاب حافظه و عملکرد آن
برنامه اصلی
شبیه سازی برنامه در نرم افزار Xilinx ISE
برنامه تزریق خطا در MATLAB
لینک کردن Matlab و Modelsim