طراحی و شبیه سازی گیت NAND با LEDIT و HSPICE

اختصاصی از یارا فایل طراحی و شبیه سازی گیت NAND با LEDIT و HSPICE دانلود با لینک مستقیم و پرسرعت .

طراحی گیت NAND با نرم افزار LEDIT خروجی آن در شبیه ساز HSPICE .....

کاهش مصرف برق در آرایه های گیت قابل برنامه ریزی

اختصاصی از یارا فایل کاهش مصرف برق در آرایه های گیت قابل برنامه ریزی دانلود با لینک مستقیم و پرسرعت .

 *** مقاله انگلیسی با ترجمه فارسی ***

Reduction of Power Consumption inFPGAs - An Overview

کاهش مصرف برق در آرایه های گیت قابل برنامه ریزی

( رشته : برق و الکترونیک )

17 صفحه انگلیسی با فرمت PDF

50 صفحه ترجمه فارسی با فرمت Word 2007

چکیده 

آرایه های گیت قابل برنامه ریزی FPGA ها برای پیاده سازی سیستم های دیجیتال به سبب انعطاف پذیری، قابلیت برنامه ریزی و چرخه عمر محصول رده پایین، بسیار مطلوب هستند. تحقیق و توسعه ها در بیش از 20 سال پس از معرفی FPGA، پیشرفت های چشمگیری در سرعت و منطقه بهره وری FPGA ، کاستن از شکاف بین ASIC ها و FPGA ها و ایجاد FPGA ها بعنوان پلت فرمی از انتخاب برای پیاده سازی مدارهای دیجیتال ایجاد نموده اند. FPGA ها وعده های معناداری را به عنوان جایگزینی سریع برای بازار حفظ می کنند. متاسفانه، مزایای استفاده از FPGA ها در بسیاری از موارد با مصرف توان و فضای زیاد حذف شده است. هدف از این امر کاهش مصرف برق بدون قربانی نمودن عملکرد زیاد یا تحمیل یک تراشه با سطح بزرگ می باشد، به طوری که حوزه های برنامه های FPGA ها می تواند به طور موثرتری گسترش یابد. کاهش قدرت FPGA ها کلیدی برای کاهش هزینه های بسته بندی و خنک سازی، بهبود قابلیت اطمینان دستگاه و باز کردن درب برای بازارهای جدید مانند محصولات الکترونیک سیار است. این مقاله راهنمایی برای کاهش اتلاف قدرت ایستا و پویا در FPGA ها ارائه می نماید. این امر مروری کلی از تکنیک های مختلف در سیستم، دستگاه، مدار و سطح معماری مورد استفاده برای کاهش مصرف انرژی از FPGA ها و نتایج آنها ارائه می نماید.

اصطلاحات شاخص- قدرت ایستا و پویا، حافظه های تعبیه شده، سوگیری های اصلی ، دریچه های زمانی، قطعی های موقت، قدرت منطقی، پردازنده های نرم

دانلود مقاله جبر بول و گیت های منطقی (Boolean alyebra)

اختصاصی از یارا فایل دانلود مقاله جبر بول و گیت های منطقی (Boolean alyebra) دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : word(قابل ویرایش)

تعداد صفحات:15

چکیده:

جبر بول و گیت های منطقی (Boolean alyebra)
اعمالی که در دستگاههای الکترونیکی و یا با کامپیوترها انجام می پذیرد از یک برنامه program پیروی می کند پاسخهای که به وضعیتهای متغیر یک برنامه داده می شود از یک منطق معین تبعیت می نمایند منطق علم استدلال یا علم نتیجه گیری از مفروضات است.
در علم Logic قوانین و اصولی وجود دارد که در آنها استنتاج صحیح و اصولی از داده‌ها انجام می گیرد.
عبارات منطقی بصورت سمپلها و معادلات نوشته می شود و ساده ترین سمبلها در این منطق درست یا نادرست و یا به عبارتی بسته یا بار بودن یک کلید است در هر حال خروجی می تواند نشان دهنده یک وضعیت باشد.
در سال 1854 ریاضی دان انگلیسی به نام جورج بول George Bole روابط منطقی را با استفاده از سیستم باینری به صورت یک سر فرمولهای ریاضی بیان نمود که شامل یک مجموعه از الگوها و تعدادی اصول می باشد که تشابهی با اصول جبر معمولی ندارد.
در سال 1938 نیز دانشمند دیگری به نام سی.ای. شانون یک جبر بول دو مقداری را به نام جبر سوئیچینگ معرفی نمود که در طراحی مدارات سوئیچینگ به کار گرفته می شود.
جبر بول نیز همانند هر سیستم ریاضی دارای یک فرضیات اولیه می باشد که از آنها قوانین و تئوری های مورد نظر را می توان نتیجه گرفت و به  عنوان یک ساختار جبری معین بکار گرفت.
روابط و قوانین این جبر برای طراحی مدارات منطقی و سیستم های دیجیتالی مورد استفاده قرار می گیرد در جب بول فرض اصلی بر این است که دارای یک متغیر باینری هستیم که اگر x یک متغیر باینری باشد و اگر مقدار آن   باشد در این صورت حتماً مقدارش برابر   خواهد بود و اگر   باشد حتماً   خواهد بود و حالتی دیگری برای متغیر x متصور نیست این دو  مقدار (1و0) به مقادیر صحت Trutr-valve و جدول مقادیر ارزشی 0 و 1 را جدول دستی می نامند.
قبل از بیان اصول و تئوری های عنوان شده در جبر بول با توجه به اصول مطرح شده بخش مجموعه ها قابل ذکر است که مجموعه S می تواند شامل عناصر مشخصی همانند A و B باشد در این صورت    و   می‌باشد یعنی A عضوی از S و B نیز عضوی از S است در این صورت می توان گفت   عنصر N عضوی از S نمی باشد. یک مجموعه با تعداد مشخصی از عناصر تشکیل شده است لذا مجموعة عناصر را با یک جفت اکولاد نشان می دهند.
                         
مجموعة اعداد طبیعی از 1 شروع می شود و هر عضو دیگر آن با افزودن یک واحد به عدد قبلی به دست می آید.                
در این صورت عملگری که می تواند در این مجموعه صحیح باشد و موجب شود عناصر بدست آمده در مجموعه اعداد طبیعی قرار گیرد عملگرهای جمع و ضرب می‌باشد+ و   نتیجه می توان گرفت یک عملگر زمانی بر روی عناصر یک مجموعه معتبر است که عنصر جدید به دست آمده حاصل از ضرب یا جمع دو عنصر از مجموعه مورد نظر در آن مجموعه قرار گیرد.
                     
به بیان بسیار ساده می توان گفت عملگر ضرب و عملگر جمع بر روی اعداد طبیعی نتایجی را که حاصل نموده که در سری مجموعه اعداد طبیعی قرار دارد لذا نتیجه می‌گیریم که مجموعه اعداد طبیعی نسبت به دو عملگر+ و   بسته است.
همانگونه که می دانیم صفر در مجموعه اعداد طبیعی قرار ندارد در این صورت می توان گفت که عنصر صفر در مجموعه اعداد طبیعی قابل شناسه نمی باشد.
ولی اگر مجموعة اعداد صحیح را در نظر بگیریم   می توان گفت صفر یک عنصر شناسه در مجموعة اعداد صحیح می‌باشد و سه عملگر جمع + ضری. تفریق – نیز در این مجموعه معتبر می‌باشد.
حال که تقریباً مفاهیم مجموعه، عناصر مجموعه، عملگر و نقش آن و شناسه و بسته بودن مشخص گردید.
به بیان اصول و تئوری های مطرح شده در جبر بول می پردازیم.
1)قانون عینیت:اولین تئوری که از قانون عینیت نتیجه گرفته می شود که برا جبر معمولی متفاوت است نشان دهنده عمل “0”   AND  , “+”OR بر روی یک متغیر یا دو متغیر یکسان از یک مجموعه دودوئی است. همانگونه که می دانیم یک مجموعه دودوئی فقط دو عنصر دارد   لذا اگر یک عنصر یا متغیر را  در نظر بگیریم خواهیم داشت.
یک OR یک              1=1+1                 (1
یک AND یک              1=1.‌1                     (2
مشاهده می شود با توجه به تعاریفی که برای نوع عملگرها در سیستم دودوئی وجود دارد تفاوتی بین این جبر و جبر معمولی وجود دارد.
برای X با توجه به مجموعه اعداد دودوئی دو مقدار 0 و 1 را قائل می باشیم لذا اگر   باشد
                                 (1
                         (2
*نتیجه می گیریم که مجموعة اعداد دودوئی نیست به دو عملگر “0” AND, “+”  OR یک مجموعه بسته است.
2-مطالب گفته شده در بند یک به عنوان تئوری اول از قانون عینیت بیان می شود که دوگان آن در جبر بول بعنوان تئوری دوم بیان شده است.
                    (1                    (1
                    (2                   (2
با توجه به سیستم دودوئی و یک ارزش دیگر در مجموعه دودوئی یعنی صفر و دو عملگر “+” و “.” اصل دیگر با توجه به روابط روبرو حاصل می شود.
                                         (3

دانلود مقاله بررسی آخرین گیت

اختصاصی از یارا فایل دانلود مقاله بررسی آخرین گیت دانلود با لینک مستقیم و پرسرعت .

فرمت فایل : word(قابل ویرایش)

تعداد صفحات:25

چکیده:

گیت EX-NOR(آشکار ساز برابری)

این گیت همان گیت EXOR است که در خروجی آن یک NOT اضافه شده است

تابع خروجی آن به صورت زیر می باشد:

F=AB+AB

شکل :exnor

F=AB+AB

A

B

1

0

0

0

1

0

0

0

1

1

1

1

اگر یکی از ورودیهای گیت EX-NOR        را صفر کنیم به صورت یک گیت NOT          عمل می کند و اگر یکی از ورودیها را یک کنیم به صورت یک بافر عمل می کند.(عکس گیت EX-OR) 

بافر سه حالته یا (3-StateBuffer)

 همانطور که از نامش پیداست یک بافر است که دارای ورودی.کنترل وخروجی می باشد در این بافر در صورتی که به کنترل ولتاژ 0ولت اعمال شود در این صورت خروجی نداریم(خروجی High Impedance خواهد بود) ولی در صورتی که کنترل +5 ولت باشد خروجی برابر با ورودی خواهد بود.

به جدول زیر نگاهی بیندازید.

خروجی

کنترل

ورودی

High Impedance

0

0

0

1

High Impedance

0

1

1

1

آی سی TTL شماره 74365 شامل 6 بافر سه حالته با دو ورودی Enable است

بافر

بافر عنصری است که اطلاعات را بدون تغییر از خودش عبور می دهد

1-     ساخت بافر با کمک گیت XOR :

اگر یکی از پایه های گیت XOR را به زمین ( 0ولت) متصل کنیم و دیگری را به ورودی .در این صورت ورودی بدون تغییر در خروجی ظاهر می شود (برای اثبات شما می توانید در تابع خروجی XOR یکی از ورودیها را صفر بدهید وخروجی را به دست آورید)

2-     ساخت معکوس کننده با کمک :XOR

برای این منظور اگر یکی از پایه های XOR را به Vcc(+5 ولت) وصل کرده ودیگری را به ورودی در این صورت خروجی برابر با معکوس ورودی خواهد بود.

(توجه:بافر علاوه بر اینکه اطلاعات را تغییر نمی دهد.به عنوان تقویت کننده هم عمل می کند(تقویت جریان) بنابر این می توان از بافرها به عنوان تقویت کننده هم بهره جست)

علاوه بر روشهای بالا برای ساخت بافر آی سی بافر هم وجود دارد

IC CMOS No:4010      و     IC TTL No: 7407

   پست بعدی3State Buffer یا بافر سه حالته

تا درودی دیگر بدرود.

بررسی گیت XOR

(یا اشکار ساز نابرابری)

نام این گیت Exclusive OR می باشد.و زمانی خروجی آن یک می شود که ورودیها برابر نباشند.

F=AB+AB

A

B

0

0

0

1

1

0

1

0

1

0

1

1

تابع خروجی این گیت F=AB+AB می باشد .

• گیت XOR را به کمک گیتهای ANDو ORو NOTپیاده سازی کنید.

گیت NAND:

در این گیت خروجیAND معکوس (NOT) شده وبه عنوان خروجی استفاده می گردد.

شکل:

تابع خروجی NAND معکوس خروجی AND می باشد

F=A.B

A

B

No

1

0

0

0

1

1

0

1

1

0

1

2

0

1

1

3

در گیت NAND زمانی خروجی 1 است که حداقل یکی از ورودیها صفر باشد.

آی سی TTL شماره 7400 شامل 4 عدد گیت NAND دو ورودی می باشد.

آی سی CMOS شماره 4011 شامل 4 عدد گیت NAND دو ورودی می باشد.

گیت NOR:

در این گیت خروجی ORمعکوس (NOT) شده وبه عنوان خروجی استفاده می گردد

شکل:

جدول صحت:

F=A+B

A

B

No

1

0

0

0

0

1

0

1

0

0

1

2

0

1

1

3

خروجی یک گیت NOR زمانی صفر است که حداقل یکی از ورودیهای آن 1 باشد.

طبق قانون دمرگان خروجی NOR به صورت زیر هم است:

F=A+B » F=A.B

آی سی TTL شماره 7402 شامل 4 عدد گیت NOR دو ورودی می باشد.

آی سی CMOS شماره 4001شامل 4 عدد گیت NOR دو ورودی می باشد.

امروز چند مورد از قوانین جبر بول را براتون می گم(لازم میشه)

A+1=1

1

A*1=A

2

A+Ā =1

3

1. A.Ā=0

4

A+0=A

5

1. 0=0

6

A+A=A

7

1. A=A

8

قانون زیر به قانون دمرگان معروف است اما این قانون زیر مجموعه قضیه شانون است و به صورت زیر بیان می گردد:

1- AB =A + B                 2- A+B = A . B

کد پیاده سازی گیت and و or با شبکه عصبی آدلاین (adaline) در نرم افزار متلب

اختصاصی از یارا فایل کد پیاده سازی گیت and و or با شبکه عصبی آدلاین (adaline) در نرم افزار متلب دانلود با لینک مستقیم و پرسرعت .

پیاده سازی گیت and  و  or  با شبکه عصبی  آدلاین (adaline) در نرم افزار متلب